5001拉斯维加斯-VIOC技术：LDO性能优化与电源管理协同的核心路径

【导读】本文作为电压输入至输出节制（VIOC）运用在低压差稳压器（LDO）系列文章的第二部门，于第一部门基础观点之上，深切剖析VIOC体系设计逻辑，详解新一代LDO依附恒定输入输出电压差所实现的高电源电压制制比（PSRR）、优化功耗和靠得住妨碍掩护等焦点机能上风；同时依托LTspice®仿真、演示硬件等参考设计与评估要领，降低VIOC技能的运用门坎，还有进一步切磋其于负电压拓扑中的集成路径，并梳理初期基在分立元件、传统LDO架构的实现方案，展现VIOC于优化开关稳压器与LDO协同事情、赋能现代电源治理体系多样化方案开发中的要害价值。

VIOC详解

最新一代LDO中的VIOC特征是经由过程LDO内部增益为1的差分放年夜器实现的，如图1所示。由差分放年夜器的示用意可见，它由运算放年夜器及分立电阻组成。于最基本的配置中，差分放年夜器的输出直接毗连到为LDO供电的开关稳压器的FB引脚。VIOC及FB引脚之间的毗连形成一个闭环的反馈回路，于该回路中，开关稳压器输出一个比LDO输出更高的电压，超出跨越幅度等在差分放年夜器的输出电压，而差分放年夜器输出电压毗连到开关稳压器FB引脚。FB引脚是开关稳压器IC偏差放年夜器反相输入真个外部毗连点。

图1.最新一代LDO中的VIOC特征经由过程LDO内部增益为1的差分放年夜器实现

偏差放年夜器是一种电子元件，凡是采用运算放年夜器实现，其作用是放年夜两个输入旌旗灯号（凡是是基准电压及来自体系输出的反馈旌旗灯号）之间的差值。此差值（即偏差旌旗灯号）用在调解体系以维持指望的输出。是以，偏差放年夜器是稳压器、电源、伺服机构等反馈节制体系的要害构成部门。

实现VIOC的差分放年夜器还有卖力处置惩罚一些治理使命，例如避免LDO输入太低及关断LDO。有关VIOC举动的完备详情，请参阅LDO数据手册中的VIOC部门。

开关稳压器FB引脚电压于约莫0.4 V到1.2 V之间，详细取决在开关稳压器IC。假如开关稳压器反馈引脚的电压低在所需的LDO输入输出电压差，可于开关稳压器的FB引脚及LDO的VIOC引脚之间添加一个电阻。此电阻用在将差分放年夜器输出真个VIOC旌旗灯号毗连到更高电压点，如图1所示。图1所示LT3041 LDO及近似LDO的VIOC，很难实现比开关稳压器FB引脚电压更低的LDO输入输出电压差。

为了理解差分放年夜器怎样实现VIOC，可将差分放年夜器的输出视为其输入之一。假如差分放年夜器的输出电压为某个特定值，则其正输入真个电压必需高在其负输入真个电压，且超出跨越幅度必需等在该差分放年夜器输出电压。差分放年夜器的负输入端毗连到LDO的输出端，是以差分放年夜器可调治开关稳压器的输出电压，使其比LDO的输出电压高，超出跨越的量值与差分放年夜器输出电压（由开关稳压器的FB引脚电压决议）不异。

图2.LT3073 LDO具备VIOC电路设计，可以使LDO的输入输出电压差低在开关稳压器反馈引脚电压，并限定LT8610A开关稳压器的输出电压

图3.假如LDO未使能，则LT3041 VIOC电路会限定LT8608开关稳压器的输出电压

图4.采用Ćuk配置的开关稳压器，用在孕育发生负电压（利用LT8364）

图2显示了具备VIOC电路设计的LT3073 LDO，该设计使患上LDO的输入输出电压差可以低在开关稳压器的反馈引脚电压。此VIOC要领提供一个偏置电压，使LDO输入输出电压差比VIOC引脚电压低800 mV。这类类型的VIOC于输入输出电压差较低、电流额定值较高的LDO中很常见。图2电路还有能限定开关稳压器的输出电压。开关稳压器的反馈电阻分压器用在避免于LDO未使能或者没法闭合VIOC反馈环路的环境下，开关稳压器的输出电压变患上太高。如图3所示，图1中的LT3041 VIOC电路会限定开关稳压器LT8608的输出电压。

到今朝为止会商的LDO都是利用正电压事情的正LDO，但VIOC操作也撑持利用负电压事情的负LDO。负LDO的VIOC电路可采用孕育发生负电压的开关稳压器来实现，其反馈引脚定名为FBX，而不是FB。图4显示了一个采用Ćuk配置的开关稳压器，用在孕育发生负电压。负LDO LT3099的VIOC用在节制Ćuk输出电压。

图5所示电路反应了一种愈来愈常见的场景，此中的降压型稳压器凡是孕育发生正电压，但经由过程配置为反相降压-升压型稳压器，它可用来孕育发生负电压。因为尺度降压型稳压器没有效在共同负电压利用的FBX引脚或者FB引脚，是以该VIOC电路需要一个电平转换器。于该电路中，电平转换器是电路的一部门，电路中包罗LT1636运算放年夜器及毗连到运算放年夜器正输入真个收集。

VIOC很轻易实现，只需于已经有的开关稳压器到LDO毗连的基础上，增长一根导线便可。VIOC可与任何带有FB引脚的开关稳压器共同利用。请留意，Silent Switcher® 3 (SS3)稳压器IC没有FB引脚，是以VIOC凡是不与这些IC一路利用。假如开关稳压器FB引脚毗连到内部门压电阻，而该电阻也毗连到输出端，则VIOC会有一些局限性。某些µModule®稳压器就属在这类环境。

µModule稳压器是一种高度集成的体系级封装(SiP)解决方案，它于一个紧凑的封装中集成为了多个电子元器件，例如DC-DC节制器、功率晶体管、输入输出电容、赔偿元件及电感。2

图5.假如开关稳压器采用的是反相降压-升压配置（利用ADP2386），则负LDO的VIOC电路需要电平转换器

图6.此VIOC电路将LTM4616 µModule稳压器的一个通道与LT3078 LDO共同利用

图6所示VIOC电路将LTM4616 µModule稳压器的一个通道与LT3078 LDO共同利用。µModule的FB引脚与开关稳压器的输出端之间有一个内部10 kΩ电阻。VIOC引脚电流（和响应的VIOC引脚电压）与10 kΩ电阻的电流相干；当LDO及开关稳压器的输出电压提高或者降低时，电阻电流会按比例变化。VIOC引脚电压对于LDO输出电压的这类依靠瓜葛，会限定图6所示电路的LDO输出电压调治规模。

评估VIOC体系事情环境的便捷要领

LTspice®可用在快速仿真及评估受限情况下的VIOC事情环境，从而无需物理硬件便能测试差别的场景及参数。是以，它是于实现电路以前验证电路举动及优化设计的有用东西。

利用硬件评估VIOC功效的最有用要领，是将开关稳压器演示电路毗连到LDO演示电路，并举行少量的改动。图7显示了两个配置用在快速测试VIOC的此类电路。对于在VIOC电路的终极设计，凡是需要于现实硬件长进行负载瞬态测试，以查抄电路不变性。为了提高不变性，凡是会于开关稳压器输出端增长电容。如需相干引导，请参阅数据手册中的VIOC参考设计。

图7.两个演示电路，只需少量改动便可快速测试VIOC事情环境（利用DC3158A及DC2458A）

图8.VIOC的一个初期版本（采用LTC3415）

初期版本VIOC及非内置VIOC

到今朝为止，年夜部门会商都集中于采用最新一代VIOC的LDO上。除了此以外，还有有一种采用分立元件实现VIOC的要领，利用初期一代带有VIOC特征的LDO。图8显示了一个采用初期版本VIOC的LDO电路。LDO的VIOC引脚毗连到开关稳压器的ITH或者VC引脚，LDO的VIOC电路主动将LDO的输入输出电压差节制于300 mV摆布。ITH或者VC引脚是开关稳压器IC偏差放年夜器输出真个外部毗连点。初期5V、5A LDO，例如LT3070-一、LT3071及LT3072，就是采用这类VIOC要领。

咱们要会商的末了一类VIOC是使用分立元件实现的VIOC。借助分立元件，险些任何LDO均可以添加VIOC功效。这类要领于初期的电流源基准LDO（从LT3080最先）中尤其风行，由于经由过程外部电压旌旗灯号或者数字电位器转变带电流源基准的LDO输出电压相对于轻易。电流源基准LDO是一种不利用基准电压源，而利用电流源驱动电阻来确定输出电压的稳压器。图9显示了一个利用分立器件实现VIOC的电路。IRF7342 PMOS的源栅电压决议LDO的输入输出电压差。有关采用此类VIOC的更多参考设计，请参阅LT308x数据手册。

图9.利用分立器件LT8646S及LT3083实现VIOC的电路

总结

电压输入至输出节制（VIOC）作为新一代LDO的焦点特征，经由过程内部增益为1的差分放年夜器和闭环反馈机制，显著晋升了电源治理体系的机能与矫捷性。它能使LDO维持恒定输入输出电压差，实现高PSRR、优化功耗和靠得住妨碍掩护，还有可适配正/负电压拓扑，兼容多种稳压器以拓展运用场景。从初期分立元件方案到如今内置化低压差设计，VIOC技能始终以简化集成、降低门坎为焦点演进标的目的，LTspice®仿真与演示硬件则为快速验证设计、保障不变性提供了支撑。将来，VIOC将连续优化开关稳压器与LDO的协同机能，为现代电子体系提供精准电源解决方案，助力周详装备机能进级。